चेपर्स एक बड़ी समस्या के समाधान और लक्षण दोनों हैं

एक-सिलिकॉन वेफर-इन-रेत शायद

जब AMD ने अपनी तीसरी पीढ़ी के Ryzen CPUs की घोषणा की, तो उसने यह भी घोषणा की कि वह अपने CPU को एक साथ जोड़ने के लिए एक नई विधि का उपयोग करेगा। मानक, अखंड सीपीयू के निर्माण (या मल्टी-चिप मॉड्यूल, या एमसीएम के रूप में जाना जाता है) में एक साथ दो अखंड सीपीयू को जोड़ने के बजाय, एएमडी ने एक नए प्रकार के कॉन्फ़िगरेशन का विकल्प चुना जिसे चिपलेट कहा जाता है। मार्केटिंग के नजरिए से, चेयर्स काफी हिट रही हैं; मैंने बहुत से पाठकों को इस बात से बहुत उत्साहित देखा कि वे टेबल पर क्या लाते हैं। लेकिन शिष्यों के आस-पास के कुछ बड़े संदर्भ हैं - और हम अर्धचालक विनिर्माण में यह कदम क्यों उठा रहे हैं - इसका पता लगाने के योग्य है, खासकर यदि आप केवल AMD के बजाय पूरे उद्योग को चलाने वाले बड़े मुद्दों को समझना चाहते हैं।



चेप्टर दोनों एक बड़ी समस्या का एक लक्षण है जो अर्धचालक उद्योग के पास है और (उम्मीद है) कम से कम उसी समस्या का एक अल्पकालिक समाधान। क्योंकि हम एएमडी की रणनीति के बारे में सबसे अधिक जानते हैं, इसलिए मैं इस पूरे टुकड़े का जिक्र करूंगा, लेकिन एएमडी केवल एक कंपनी नहीं है जो शिष्यों को गोद ले रही है। उच्च-प्रदर्शन सिलिकॉन के प्रत्येक डेवलपर को इस विचार का कम से कम मूल्यांकन करना प्रतीत होता है।

एक चिपलेट क्या है?

जितनी जल्दी यह शब्द पकड़ा गया है, उतनी जल्दी यह परिभाषित नहीं होता है। एक चिपलेट होता है कुछ विशिष्ट फ़ंक्शन ब्लॉक जिन्हें हम आमतौर पर एक अखंड माइक्रोप्रोसेसर बनाने के बारे में सोचते हैं। अपनी तीसरी पीढ़ी के Ryzen CPUs के साथ, AMD ने अपने I / O और DRAM नियंत्रकों को एक ही कार्यात्मक ब्लॉक में विभाजित करने के लिए चुना है, जबकि इसके CPU कोर और L3 कैश प्रत्येक व्यक्तिगत चिपलेट के भीतर समाहित हैं।



AMD-Epyc-Chiplet

एपिक का I / O मर जाता है, जैसा कि AMD के नए क्षितिज कार्यक्रम में दिखाया गया है।

चिपलेट बनाने का यह एकमात्र आंतरिक तरीका नहीं है। समय के साथ, हम निर्माताओं को उनकी विशिष्ट परियोजनाओं की जरूरतों के आधार पर अन्य डिजाइन विधियों के साथ प्रयोग देखने की उम्मीद करते हैं। कुछ चिप्स कैश के केंद्रीय पूल से लाभान्वित हो सकते हैं। अन्य मामलों में, कंपनियां एक ही प्रकार की चिप को डुप्लिकेट करने के बजाय प्रत्येक पर अलग-अलग क्षमताओं के साथ असममित चेप्टर को तैनात करने का विकल्प चुन सकती हैं जिस तरह से एएमडी अपने एपिक सीपीयू का निर्माण करता है। ऐसे सिद्धांत थे कि AMD एक चिप के लिए सीपीयू के साथ तीसरी पीढ़ी के Ryzen APU को तैनात कर सकता है और दूसरे के लिए एक GPU, लेकिन AMD ने कहा है कि वह इस उद्देश्य के लिए अपने मैटिस आर्किटेक्चर का उपयोग नहीं करेगा। जब हम अंततः एक चिप-आधारित APU देखते हैं, तो हो सकता है कि AMD CPU और GPU का निर्माण उसी मृत्यु पर जारी रखेगा, लेकिन I / O और DRAM को एक अलग IC में रखेगा - या यह पूरी तरह से अलग उपखंड हो सकता है दिमाग में।



शिष्यों के प्रमुख डिजाइन लक्ष्यों में से एक है निर्माताओं को अधिक विकल्पों की पेशकश करना, जब यह तय करना कि किसी डिज़ाइन के कौन से घटकों को एक समान आकार और प्रक्रिया नोड पर रखना है।

सिकुड़ने की सीमा

'तेज़, छोटा, सस्ता' कम से कम पिछले 60 वर्षों से कंप्यूटर उद्योग का मंत्र है। गॉर्डन मूर द्वारा मूल रूप से तैयार मूर के कानून का मूल आधार यह था कि तकनीकी निर्माण में प्रगति से एकीकरण में प्रगति होगी। यह उन घटकों को साथ-साथ बनाने की क्षमता थी जो पहले सीपीयू के निर्माण के लिए अनुमति देते थे और बाद में, उन सीपीयू को अतिरिक्त कार्यक्षमता और क्षमता को अवशोषित करने की अनुमति देते थे।

जबकि इस प्रक्रिया को करने के लिए कई अलग-अलग घटकों को दशकों तक नीचे की ओर स्केल करना पड़ता था, जिस तरह से यह किया गया था, उपलब्ध स्केलिंग की कुल राशि अलग-अलग रही है। सरलीकृत स्पष्टीकरण के रूप में: एक ऐसा बिंदु है जिस पर अब संपर्क पैडों को छोटा करने या पतले तारों के निर्माण का प्रयास करने का कोई मतलब नहीं है क्योंकि विद्युत प्रतिरोध में वृद्धि से बिजली कटौती में कोई लाभ मिलता है। यह अनियमित स्केलिंग नई नहीं है। एनालॉग सर्किट भी नई प्रक्रिया नोड्स के साथ स्केल नहीं करते हैं, और एक ही SoC पर एनालॉग और डिजिटल को एक साथ रखने की कठिनाई अधिक कठिन हो गई है क्योंकि हम कम नोड्स को हिट कर रहे हैं। क्या नई - नई निर्माण रणनीतियों को अपनाने के लिए आवश्यक समस्या है - क्या अब हम ऐसा कर रहे हैं अनेक स्केलिंग मुद्दों, यह 60 साल की मिसाल के साथ टूटने और सीपीयू को फिर से अलग करने के लिए समझ में आता है।



तथ्य यह है कि हम सीपीयू के हर पहलू को अब एक नए नोड तक नहीं ले जा सकते हैं और लाभ की उम्मीद करते हैं यह अतीत से एक मौलिक बदलाव है जब यह धारणा डिफ़ॉल्ट थी। I / O या किसी अन्य घटक के 'पुराने को पीछे' छोड़ देने पर भविष्य में होने वाले सुधारों को बेहतर एल्गोरिदम, पैकेजिंग सुधार या सामग्री इंजीनियरिंग द्वारा वितरित करने की आवश्यकता होगी, न कि नोड सिकुड़ने की प्रक्रिया।

सिद्धांत रूप में, इसके परिणामस्वरूप प्रति-नोड के आधार पर छोटे सुधार हो सकते हैं। यदि आप किसी संपूर्ण चिप के डिज़ाइन को 15 प्रतिशत तक सुधारने में सक्षम हो जाते हैं (आप जो भी सुधार मीट्रिक लक्षित कर रहे हैं) आप पूरे पर छोटे निरपेक्ष लाभ देख सकते हैं।

कारण कंपनियां इसे बर्दाश्त करने को तैयार हैं क्योंकि नए सीपीयू के लिए प्रति मिलीमीटर लागत है आसमान छू रहा है, जैसा कि डिजाइन की लागत है। निम्नलिखित स्लाइड को IEDM 2017 में लिसा सु द्वारा दिखाया गया था।



AMD-वेफर मूल्य

एएमडी की भविष्यवाणी है कि इसकी लागत प्रति- झुकेंगे मिलीमीटर 14 / 16nm से 7nm तक दोगुना होगा। उच्च पैदावार का प्रभाव, दूसरे शब्दों में, इस ग्राफ में पहले से ही ध्यान में रखा गया है।

चेले क्या हल कर सकते हैं, की तरह

चेस्टर्स सेमीकंडक्टर निर्माण में कई नकारात्मक रुझानों को संबोधित कर सकते हैं, कम से कम एक बिंदु तक। वे निर्माताओं को डाई चिंराट प्राप्त करने के संभावित अधिक कुशल साधनों के साथ पेश करते हैं, जो चिप के उन हिस्सों पर अनुसंधान और विकास को केंद्रित करके लाभकारी रूप से सिकुड़ सकते हैं। एक अखंड डिजाइन के साथ, चिपमेकर को पूरी चिप को सिकोड़ना पड़ता है, भले ही कुछ ब्लॉक अपडेट न हों और उसके बाद अलग तरीके से काम न करें।

दूसरा, छोटे चिप्स का निर्माण कम वेफर कचरे (छोटे सीपीयू अपशिष्ट कम किनारे वाले कमरे) के लिए अनुमति देता है, वेफर प्रति सीपीयू कोर की एक उच्च संख्या, और उपज में सुधार करता है। एक अखंड डिजाइन में, 18 में से एक खराब सीपीयू कोर, सबसे अच्छा मतलब है, कि आप सीपीयू को पूरे 18-कोर चिप के रूप में नहीं बेच सकते हैं। इसे कम कीमत वाले सेगमेंट में रखा जाना चाहिए। चेप्टर के साथ, आप सैद्धांतिक रूप से कम दे रहे हैं जब आप एक चिपलेट को डाउन-प्राइसिंग या एक मोनोलिथिक कोर को टॉस करने के विपरीत फेंक देते हैं। सटीक बचत आपकी उपज दरों और कम-से-सही चिप्स बेचने के विकल्पों की बारीकियों पर निर्भर करती है, लेकिन संभावना निश्चित रूप से है।

तीसरा, शिष्यों ने सैद्धांतिक रूप से निर्माताओं को विशिष्ट सामग्रियों और प्रक्रियाओं के लिए व्यक्तिगत फ़ंक्शन ब्लॉकों को विशेषज्ञ बनाने की अनुमति दी। A सिंक्रिक्स एक हालिया चिपलेट-केंद्रित PDF में इस बिंदु को बनाता है, लिख रहे हैं :

प्रत्येक चिपलेट बनाने के लिए उपयोग की जाने वाली अर्धचालक सामग्री सिलिकॉन तक सीमित नहीं है, जो एक और चिपलेट लाभ है। उदाहरण के लिए, इन सेमेस्टर सामग्री के अद्वितीय इलेक्ट्रॉनिक गुणों का फायदा उठाने के लिए सीजी (सिलिकॉन जर्मेनियम), गैस (गैलियम आर्सेनाइड), गाएन (गैलियम नाइट्राइड), या इनपी (इंडियम फास्फाइड) सहित कई मिश्रित अर्धचालक सामग्रियों से विशेष प्रकार के चेप्टर बनाए जा सकते हैं। ।

लेकिन फिर से, यह पारंपरिक सीपीयू डिजाइन से गहरा प्रस्थान होगा। GaN, InP, GaAs, और SiGe मुख्यधारा के सिलिकॉन के किनारे पर मौजूद हैं, जिनका उपयोग विशेष उद्देश्यों के लिए किया जाता है, जहां उनके विशेष लक्षण उन्हें पारंपरिक विनिर्माण पर एक फायदा देते हैं। यही कारण है कि, कुछ प्रकार के चिप्स के लिए इन सामग्रियों के विशिष्ट लाभों के बावजूद, हम उन्हें अपने विशिष्ट कोर i7 या AMD Ryzen में उपयोग करते हुए नहीं देखते हैं, कहते हैं।

शिष्यों के लाभों को उनके उपयोग में आने वाली कठिनाइयों से अलग नहीं किया जा सकता है

हालांकि एएमडी हाल के महीनों में सबसे अधिक निकटता से जुड़े हुए हैं, लेकिन वे तकनीक पर काम करने वाली एकमात्र कंपनी से बहुत दूर हैं। इंटेल की EMIB और Foveros दोनों तकनीकों में संभावित चिपलेट अनुप्रयोग हैं। यह एक ऐसा क्षेत्र है जिसमें कई कंपनियां जोर दे रही हैं क्योंकि यह एक ऐसा मार्ग है जो कई प्रकार के डिजाइनों के लिए काम कर सकता है।

हम पहले से ही जानते हैं कि AMD की तीसरी पीढ़ी के Ryzen बिजली की खपत और समग्र प्रदर्शन में महत्वपूर्ण सुधार करेंगे। स्पष्ट रूप से, सीपीयू को तोड़ने के फायदे छोटी प्रक्रिया नोड्स के लिए आगे बढ़ना जारी रखते हैं, कम से कम एएमडी के लिए अखंड डिजाइन रखने का फायदा उठाते हैं। अन्य कंपनियां संभवतः सूट का पालन करेंगी।

लेकिन शिष्यों को अपनाने से उन अड़चनों की भी इंजीनियरिंग स्वीकार्यता है जो अस्तित्व में नहीं थी। हमने उपयोग नहीं किया जरुरत chiplets। जब TSMC जैसी कंपनियां सार्वजनिक रूप से भविष्यवाणी करें यह कि उनका 5nm नोड पिछले नोड्स की तुलना में बहुत छोटा प्रदर्शन और शक्ति सुधार देगा, यह आंशिक रूप से एक मौन प्रवेश है जिसे सुधार इंजीनियरों ने प्रक्रिया नोड्स से वितरित करने के लिए उपयोग किया है अब एक अलग तरीके से प्राप्त करना होगा। कोई भी विशेष रूप से यह सुनिश्चित करने के लिए सुनिश्चित नहीं है, और विश्लेषण करता है कि इंजीनियरों ने अतिरिक्त ट्रांजिस्टर के बिना समस्या को प्रभावी ढंग से कैसे बढ़ावा दिया है आशावादी नहीं था । वफ़र-स्केल प्रसंस्करण के प्रदर्शन प्रभाव की जांच करने की पहल इंजीनियरों के नए तरीकों की तलाश में एक और उदाहरण है चिप्स का निर्माण या नोड निर्माण से प्राप्त एक बार प्रदर्शन सुधार प्रदान करने के लिए, उन्हें पोस्ट-निर्माण का अनुकूलन।

तीसरी पीढ़ी के रायज़ेन के आने के बाद हम कई बार शिष्यों के बारे में बात करने जा रहे हैं और हमारे पास यह जानने का अवसर है कि AMD ने इस तकनीक को कैसे अपनाया है और इसके क्या फायदे हैं। बाद के चिप्स निस्संदेह हमें ट्रेडऑफ़ और लाभों के बारे में अधिक विस्तारित दृष्टिकोण देंगे। लेकिन जहां तक ​​हो सोच शिष्यों के बारे में: मैं उन्हें एक मौलिक समस्या के लिए एक स्मार्ट अनुकूलन कहता हूं। वे परी धूल या गेंडा सींग से नहीं बने हैं। वे जादुई रूप से सीपीयू स्केलिंग को पुन: सक्षम नहीं करते हैं जो हम वर्षों पहले देखा करते थे। वे स्वचालित रूप से या आंतरिक रूप से बेहतर प्रदर्शन की पेशकश नहीं करते हैं - उनके लिए ऐसा करना संभव है, लेकिन यह एक दिया नहीं है - और वे उन्हें लाभ देते हैं करना पैदावार और लागत के संदर्भ में संदेश को नोड प्राइसिंग और सामान्य उपज कठिनाइयों को आसमान छूने की प्रतिक्रिया के रूप में देखा जाना चाहिए, जो एक बार किए जाने से अधिक समय लेने में अधिक समय लेते हैं।

चिप-व्युत्पन्न सुधारों के रूप में क्या उम्मीद की जाए, इसका मूल्यांकन करते समय बड़े पारिस्थितिकी तंत्र की स्थिति को ध्यान में रखना महत्वपूर्ण है। उद्योग ने सामूहिक रूप से शिष्यों का आविष्कार किया क्योंकि उन्हें एक पीढ़ी से दूसरी पीढ़ी तक सुधार की पेशकश जारी रखने की आवश्यकता थी, भले ही इसका मतलब था कि दशकों के डिजाइन को खिड़की से बाहर फेंकना। वे दोनों एक उत्साहजनक प्रदर्शन है कि हम समस्याओं को हल करने के लिए समाधान खोजने के लिए जारी है और एक अनुस्मारक है कि भौतिकी के कानून हमारे चारों ओर कस रहे हैं, पहली जगह में इस तरह के समाधान की आवश्यकता पैदा कर रहे हैं।

Copyright © सभी अधिकार सुरक्षित | 2007es.com